1. 综合考量诸多因素,如性能,面积,功耗,复杂度等,与系统工程师实现合理的软硬划分;
2. 规范制作硬件文档,用于内部或外部信息分享;
3. 与各个IP团队讨论实现细节,清晰定义接口功能,交付时间表以及标准,推动SoC的进度向前;
4. 完成SoC的集成,在交付后端前进行linting/CDC的检查;
5. 协助测试团队,后端实现团队,最终达到各种coverage的收敛;
6. 协助系统的bring-up, MTBF等任务。
1. 扎实可靠的IP/SoC设计和架构经验,包括功能定义,功能实现,DC综合, linting/CDC检查等等;
2. 熟练使用HDL 语言,如Verilog/VHDL,进行RTL实现;
3. 熟悉片上总线协议,如AMBA等,熟悉crossbar/noc架构,能够对错误的总线行为进行分析并快速定位;
4. 熟悉clock/reset/power的设计,在系统模式切换中(比如工作模式到省电模式)对clock/reset/power的sequence要求;
5. 熟练使用脚本语言,如Perl/Python/Tcl等;
6. PCI-E,DDR3/4, USB,MIPI PHY等高速接口的相关工作经验是加分项;
7. ARM/Risc-V内核设计,L2/L3 Cache,ring/mesh架构等CPU相关工作经验是加分项;
8. 英语流利,能够无障碍沟通。与多国团队的合作经验是加分项。