1. 负责芯片数字后端实现,包括floorplan、place、CTS和route;
2. 跟前端部门合作,优化timing、area、power并完成timing分析;
3. 优化布局布线并完成版图的验证 (RC extraction, ECO, DRC, LVS);
4. 负责芯片尺寸优化,power的IR drop分析;
5. 使用Prime Timing完成静态时序分析,包括setup和hold;
6. 使用formality完成静态验证。
1. 具有2-10 年后端大规模芯片流片经验;
2. 熟悉csh、tcsh、Makefile、TCL、perl和python等语言;
3. 熟练掌握Cadence/Synopsys/Mentor后端工具和流程 (Innovous/ICC2)。
1. 具有2-10 年后端大规模芯片流片经验;
2. 熟悉csh、tcsh、Makefile、TCL、perl和python等语言;
3. 熟练掌握Cadence/Synopsys/Mentor后端工具和流程 (Innovous/ICC2)。